Hochintegrierte Schaltungen: Prüfgerechter Entwurf und Test

Hans-Joachim Wunderlich (Autor)

Buch | Softcover

XIII, 560 Seiten

1991
Springer Berlin (Verlag)
978-3-540-53456-3 (ISBN)

Artikel merken

Mit dem vorliegenden Lehrbuch werden erstmalig in deutscher Sprache der prüfgerechte Entwurf und der Test hochintegrierter Schaltungen in umfassender Weise behandelt. Das Werk wendet sich an alle, die in Studium, Lehre, Forschung und Entwicklung Kenntnisse auf diesem Gebiet erwerben oder vertiefen möchten. Insbesondere erhält der Schaltungsentwickler einen Überblick über die Maßnahmen, die zur Verbesserung der Testbarkeit seiner Schaltung beitragen können; der Entwickler von Entwurfssystemen findet zahlreiche, teilweise neue Algorithmen und Verfahren für den automatisierten Entwurf testbarer Schaltungen und für die zugehörige Testerzeugung. Die Verfahren werden in einem einheitlichen theoretischen Rahmen vorgestellt. Bei dieser einheitlichen Modellierung der Schaltung und der Algorithmen bleibt jedoch stets die Verbindung zur konkreten technischen Realisierung gewahrt.

1 Einleitung.- 1.1 Das Testproblem für hochintegrierte Schaltungen.- 1.2 Teststrategien.- 1.3 Zum Aufbau des Buches.- 2 Technologische Grundlagen.- 2.1 Fertigungsprozesse und Fehlermechanismen.- 2.2 Ausbeutemodelle.- 2.3 Der Test.- 2.4 Die Produktqualität.- 3 Schaltungs- und Fehlermodellierung.- 3.1 Ebenen der Schaltungsmodellierung.- 3.2 Die Layout-Ebene.- 3.3 Die Schalterebene.- 3.4 Die Gatterebene.- 4 Fehlersimulation.- 4.1 Prinzip der Logiksimulation.- 4.2 Klassische Verfahren der Fehlersimulation.- 4.3 Innovative Simulationsverfahren.- 4.4 Komplexität der Fehlersimulation.- 4.5 Approximative Verfahren.- 4.6 Simulation von Verzögerungs-und Übergangsfehlern.- 5 Prüfpfad-Techniken.- 5.1 Synchrone Schaltungen.- 5.2 Prüfpfad für flankengesteuerte Elemente.- 5.3 LSSD: "Level-Sensitive Scan-Design".- 5.4 Der Prüfbus ("Random Access Scan").- 5.5 "Scan/Set"-Logik.- 5.6 Auswirkungen der Prüfpfadtechnik auf Test und Systemfunktion.- 5.7 Standardisierung.- 6 Der Test mit Zufallsmustern.- 6.1 Test mit linear rückgekoppelten Schieberegistern.- 6.2 Der Testaufbau.- 6.3 Testlängen.- 6.4 Signalwahrscheinlichkeiten.- 6.5 Fehlererkennungswahrscheinlichkeiten.- 6.6 Ungleichverteilte Zufallsmuster.- 7 Deterministische Testerzeugung für Schaltnetze.- 7.1 Klassische Verfahren.- 7.2 Die Komplexität deterministischer Testerzeugimg für Schaltnetze.- 7.3 Testbarkeitsmaße für den deterministischen Test.- 7.4 Innovative Testerzeugungsverfahren.- 7.5 Vollständige Testerzeugungsprogramme.- 8 Der pseudo-erschöpfende Test.- 8.1 Das Prinzip des pseudo-erschöpfenden Tests.- 8.2 Schaltungssegmentierung.- 8.3 Pseudo-erschöpfende Testmengen.- 8.4 Pseudo-erschöpfender Test für Übergangs- und Verzögerungsfehler.- 9 Teststrategien für Schaltwerke.- 9.1 ZurKomplexität des Schaltwerkstests.- 9.2 Deterministische Testerzeugung für Schaltwerke.- 9.3 Azyklische Schaltwerksgraphen.- 9.4 Erzeugung und Anwendung deterministischer Testmuster bei azyklischem S-Graph.- 9.5 Zufallstestbare Schaltwerke.- 9.6 Der pseudo-erschöpfende Test für Schaltwerke.- 10 Selbsttestbare Schaltungen.- 10.1 Gespeicherter Selbsttest.- 10.2 Multifunktionale Testregister.- 10.3 Plazierung multifunktionaler Testregister.- 10.4 Testablaufplanung.- 10.5 Synthese der Selbstteststeuerung.- 11 Testverfahren für spezielle Strukturen.- 11.1 PLAs.- 11.2 Test von Speicherfeldern.- 11.3 Ausblick.- Literatur.- Stichwortverzeichnis.

Erscheint lt. Verlag	28.2.1991
Zusatzinfo	XIII, 560 S. 45 Abb.
Verlagsort	Berlin
Sprache	deutsch
Maße	155 x 235 mm
Gewicht	852 g
Themenwelt	Informatik ► Weitere Themen ► CAD-Programme
Themenwelt	Technik ► Elektrotechnik / Energietechnik
Schlagworte	Algorithmen • CAD • Diagnose • Entwicklung • Fehleranalyse • hochintegrierte Schaltung • Integrierte Schaltung • Integrierte Schaltung (IC) • Layout • Logik • Produktion • Schaltung • Standard • Tabellen • Test • VLSI-Entwurf • Zuverlässigkeit
ISBN-10	3-540-53456-3 / 3540534563
ISBN-13	978-3-540-53456-3 / 9783540534563
Zustand	Neuware